Вычислительная техника и информационные технологии |
Глава 5 |
5.1
Постоянные запоминающие устройства
Очень
часто в различных применениях требуется хранение информации, которая не
изменяется в процессе эксплуатации устройства. Это такая информация как
программы в микроконтроллерах, начальные загрузчики и BIOS в компьютерах,
таблицы коэффициентов цифровых фильтров в сигнальных процессорах. Практически
всегда эта информация не требуется одновременно, поэтому простейшие устройства
для запоминания постоянной информации можно построить на мультиплексорах. Схема
такого постоянного запоминающего устройства приведена на рисунке 5.1.
В
этой схеме построено постоянное запоминающее устройство на восемь одноразрядных
ячеек. Запоминание конкретного бита в одноразрядную ячейку производится
запайкой провода к источнику питания (запись единицы) или запайкой провода к
корпусу (запись нуля). На принципиальных схемах такое устройство обозначается,
как показано на рисунке 5.2.
Для
того чтобы увеличить разрядность ячейки памяти ПЗУ эти микросхемы можно
соединять параллельно (выходы и записанная информация естественно остаются
независимыми). Схема параллельного соединения одноразрядных ПЗУ приведена на
рисунке 5.4, а его обозначение на принципиальных схемах на рисунке 5.3.
Рисунок 5.1 -
Схема постоянного запоминающего устройства, построенная на мультиплексоре
Рисунок 5.2 -
Обозначение постоянного запоминающего устройства на принципиальных схемах
Рисунок 5.3 -
Обозначение многоразрядного масочного постоянного запоминающего устройства на
принципиальных схемах
Рисунок 5.4 -
Схема многоразрядного ПЗУ
Рисунок 5.5 -
Обозначение программируемого постоянного запоминающего устройства на
принципиальных схемах
В
реальных ПЗУ запись информации производится при помощи последней операции
производства микросхемы – металлизации.
Металлизация производится при помощи маски, поэтому такие ПЗУ получили название
масочных ПЗУ. Еще одно отличие реальных микросхем от упрощенной модели,
приведенной выше – это использование кроме мультиплексора еще и
демультиплексора. Такое решение позволяет превратить одномерную запоминающую
структуру в двухмерную и, тем самым, существенно сократить объём схемы
дешифратора адреса ПЗУ. Эта ситуация иллюстрируется рисунком 5.6.
Масочные
ПЗУ изображаются на принципиальных схемах как показано на рисунке 5.3.
Программирование
масочного ПЗУ производится на заводе изготовителе, что очень неудобно для
мелких и средних серий производства, не говоря уже о стадии разработки
устройства. Естественно, что для крупносерийного производства масочные ПЗУ
являются самым дешевым видом ПЗУ, и поэтому широко применяются в настоящее
время. Для мелких и средних серий производства радиоаппаратуры были разработаны
микросхемы, которые можно программировать в специальных устройствах -
программаторах. В этих микросхемах постоянное соединение проводников в
запоминающей матрице заменяется плавкими перемычками, изготовленными из
поликристаллического кремния. При производстве микросхемы изготавливаются все
перемычки, что эквивалентно записи во все ячейки памяти логических единиц. В
процессе программирования на выводы питания и выходы микросхемы подаётся
повышенное питание. При этом, если на выход микросхемы подаётся напряжение
питания (логическая единица), то через перемычку ток протекать не будет и
перемычка останется неповрежденной. Если же на выход микросхемы подать низкий
уровень напряжения (присоединить к корпусу), то через перемычку будет протекать
ток, который испарит эту перемычку, и при последующем считывании информации из
этой ячейки будет считываться логический ноль.
Микросхемы,
работающие по такому принципу, называются программируемыми ПЗУ (ППЗУ) и
изображаются на принципиальных схемах как показано на рисунке 5.5. В качестве
примера можно назвать микросхемы 155РЕ3, 556РТ4, 556РТ8.
Программируемые
ПЗУ оказались очень удобны при мелкосерийном и среднесерийном производстве.
Однако при разработке радиоэлектронных устройств часто приходится менять
записываемую в ПЗУ программу. ППЗУ при этом невозможно использовать повторно,
поэтому раз записанное ПЗУ при ошибочной или промежуточной программе приходится
выкидывать, что естественно повышает стоимость разработки аппаратуры. Для
устранения этого недостатка был разработан еще один вид ПЗУ, который мог бы
стираться и программироваться заново.
Рисунок 5.6 -
Схема масочного постоянного запоминающего устройства
Рисунок 5.7 -
Запоминающая ячейка ПЗУ с ультрафиолетовым и электрическим стиранием
ПЗУ
с ультрафиолетовым стиранием строится на основе запоминающей матрицы
построенной на ячейках памяти, внутреннее устройство которой приведено на
рисунке 5.7.
Ячейка
представляет собой МОП транзистор, в котором затвор выполняется из
поликристаллического кремния. Затем в процессе изготовления микросхемы этот
затвор окисляется и в результате он будет окружен оксидом кремния -
диэлектриком с прекрасными изолирующими свойствами. В описанной ячейке при
полностью стертом ПЗУ заряда в плавающем затворе нет, и поэтому транзистор ток
не проводит. При программировании микросхемы на второй затвор, находящийся над
плавающим затвором, подаётся высокое напряжение и в плавающий затвор, за счет
туннельного эффекта, индуцируются заряды. После снятия программирующего
напряжения на плавающем затворе индуцированный заряд остаётся и, следовательно,
транзистор остаётся в проводящем состоянии. Заряд на плавающем затворе может
храниться десятки лет.
Структурная
схема постоянного запоминающего устройства не отличается от описанного ранее
масочного ПЗУ. Единственно вместо перемычки используется описанная выше ячейка.
В репрограммируемых ПЗУ стирание ранее записанной информации осуществляется
ультрафиолетовым излучением. Для того чтобы это излучение могло
беспрепятственно проходить к полупроводниковому кристаллу, в корпус микросхемы
встраивается окошко из кварцевого стекла.
При
облучении микросхемы, изолирующие свойства оксида кремния теряются, и
накопленный заряд из плавающего затвора стекает в объем полупроводника, и
транзистор запоминающей ячейки переходит в закрытое состояние. Время стирания
микросхемы колеблется в пределах 10 - 30 минут.
Количество
циклов записи - стирания микросхем колеблется в диапазоне от 10 до 100 раз,
после чего микросхема выходит из строя. Это связано с разрушающим воздействием
ультрафиолетового излучения. В качестве примера таких микросхем можно назвать
микросхемы 573 серии российского производства, микросхемы серий 27сXXX
зарубежного производства. В этих микросхемах чаще всего хранятся программы BIOS
универсальных компьютеров. Репрограммируемые ПЗУ изображаются на принципиальных
схемах как показано на рисунке 5.8.
Так
как корпуса с кварцевым окошком очень дороги, а также малое количество циклов
записи - стирания привели к поиску способов стирания информации из ППЗУ
электрическим способом. На этом пути встретилось много трудностей, которые к
настоящему времени практически решены. Сейчас достаточно широко распространены
микросхемы с электрическим стиранием информации. В качестве запоминающей ячейки
в них используются такие же ячейки, как и в РПЗУ, но они стираются
электрическим потенциалом, поэтому количество циклов записи - стирания для этих
микросхем достигает 1000000 раз. Время стирания ячейки памяти в таких
микросхемах уменьшается до 10 мс.
Рисунок 5.8 -
Обозначение репрограммируемого постоянного запоминающего устройства на
принципиальных схемах
Рисунок 5.9 -
Обозначение электрически стираемого постоянного запоминающего устройства на
принципиальных схемах
Схема
управления для микросхем с электрическим стиранием получилась сложная, поэтому
наметилось два направления развития этих микросхем:
ЭСППЗУ
FLASH
-ПЗУ
Электрически
стираемые ППЗУ дороже и меньше по объему, но зато позволяют перезаписывать
каждую ячейку памяти отдельно. В результате эти микросхемы обладают
максимальным количеством циклов записи - стирания. Область применения
электрически стираемых ПЗУ - хранение данных, которые не должны стираться при
выключении питания. К таким микросхемам относятся отечественные микросхемы
573РР3 и зарубежные микросхемы серии 28cXX. Электрически стираемые ПЗУ
обозначаются на принципиальных схемах как показано на рисунке 5.9.
В
последнее время наметилась тенденция уменьшения габаритов ЭСППЗУ за счет
уменьшения количества внешних ножек микросхем. Для этого адрес и данные
передаются в микросхему и из микросхемы через последовательный порт. При этом
используются два вида последовательных портов - SPI порт и I2C порт (микросхемы
93сXX и 24cXX серий соответственно). Зарубежной серии 24cXX соответствует
отечественная серия микросхем 558РРX.
FLASH
- ПЗУ отличаются от ЭСППЗУ тем, что стирание производится не каждой ячейки
отдельно, а всей микросхемы в целом или блока запоминающей матрицы этой
микросхемы, как это делалось в РПЗУ. Изображение FLASH – ПЗУ на принципиальных
схемах приведено на рисунке 5.10.
Рисунок 5.10
- Обозначение FLASH памяти на принципиальных схемах
5.2
Статические оперативные запоминающие устройства (ОЗУ)
В
радиоаппаратуре часто требуется хранение временной информации, значение которой
не важно при включении устройства. Такую память можно было бы построить на
микросхемах EEPROM или FLASH -памяти,
но, к сожалению, эти микросхемы дороги, обладают малым количеством перезаписей
и чрезвычайно низким быстродействием при считывании и особенно записи
информации. Для хранения временной информации можно воспользоваться параллельными регистрами. Так как
запоминаемые слова не нужны одновременно, то можно воспользоваться механизмом
адресации, который применяется в ПЗУ.
Схемы,
в которых в качестве запоминающей ячейки используется параллельный
регистр, называется статической ОЗУ, т.к. информация в
ней сохраняется все время, пока к микросхеме подключено питание. В отличие от
микросхем статического ОЗУ, в микросхемах динамического ОЗУ постоянно требуется
регенерировать их содержимое, иначе информация будет испорчена.
В
микросхемах статического ОЗУ присутствуют две операции: операция записи и
операция чтения. Для записи и чтения информации можно использовать различные
шины данных (как это делается в сигнальных процессорах), но чаще используется
одна и та же шина данных. Это позволяет экономить выводы микросхем,
подключаемых к этой шине и легко осуществлять коммутацию сигналов между
различными устройствами.
Схема
статического ОЗУ приведена на рисунке 5.11. Вход и выход микросхемы в этой
схеме объединены при помощи шинного формирователя.
Естественно, что схемы реальных ОЗУ будут отличаться от схемы, приведенной на
этом рисунке. Тем не менее, приведенная схема позволяет понять, как работает
реальное ОЗУ статического типа. Изображение ОЗУ на принципиальных схемах
приведено на рисунке 5.12.
Сигнал
записи WR# позволяет записать логические уровни, присутствующие на
информационных входах во внутреннюю ячейку ОЗУ. Сигнал чтения RD# позволяет
выдать содержимое внутренней ячейки памяти на информационные выходы микросхемы.
В приведенной на рисунке 5.11 схеме невозможно одновременно производить
операцию записи и чтения, но это и не нужно.
Конкретная
ячейка микросхемы, в которую будет записываться информация, выбирается при
помощи двоичного кода - адреса ячейки. Объем памяти микросхемы зависит от
количества ячеек, содержащихся в ней. Количество адресных проводов, необходимых
микросхеме ОЗУ, однозначно определяется количеством ячеек памяти этой
микросхемы. Исходя из этого, количество ячеек памяти в микросхеме можно
определить по количеству адресных проводов. Для того, чтобы определить
количество ячеек памяти в микросхеме, необходимо возвести число 2 в степень,
равную количеству адресных выводов в микросхеме.
Рисунок 5.11
- Структурная схема ОЗУ
Рисунок 5.12
- Изображение ОЗУ на принципиальных схемах
Вывод
выбора кристалла CS позволяет объединять несколько микросхем для увеличения
объема памяти ОЗУ. Такая схема приведена на рисунке 5.13.
Статические
ОЗУ требуют для своего построения большой площади кристалла, поэтому их ёмкость
относительно невелика. Статические ОЗУ применяются для построения
микроконтроллерных схем из-за простоты построения принципиальной схемы и
возможности работать на сколь угодно низких частотах, вплоть до постоянного
тока. Кроме того, статические ОЗУ применяются для построения Кэш-памяти в
универсальных компьютерах из-за высокого быстродействия статического ОЗУ.
Временные
диаграммы чтения из статического ОЗУ совпадают с временными диаграммами чтения
из ПЗУ.
Временные диаграммы записи в статическое ОЗУ и чтения из него приведены на
рисунке 5.14.
На
рисунке 5.14 стрелочками показана последовательность, в которой должны
формироваться управляющие сигналы. На этом рисунке RD - это сигнал чтения; WR -
сигнал записи; A - сигналы выбора адреса ячейки (так как отдельные биты в шине
адреса могут принимать разные значения, то показаны пути перехода как в
единичное, так и в нулевое состояние); DI - входная информация, предназначенная
для записи в ячейку ОЗУ, расположенную по адресу A1; DO - выходная информация,
считанная из ячейки ОЗУ, расположенной по адресу A2.
Временная
диаграмма, приведённая на рисунке 5.14, не единственная временная диаграмма,
применяемая для построения микропроцессорных систем. Эта временная диаграмма
была предложена фирмой INTEL и получила широкое распространение. Кроме этой
временной диаграммы для обращения к ОЗУ применяется временная диаграмма,
предложенная фирмой MOTOROLA. Эта временная диаграмма предполагает наличие
постоянно присутствующего синхросигнала и сигнала, который определяет операцию
(запись или чтение), которую необходимо выполнить.
Временная
диаграмма, работающая по этому принципу, приведена на рисунке 5.15. На этом
рисунке стрелочками показана последовательность, в которой должны формироваться
управляющие сигналы, при этом R/W - сигнал выбора операции записи или чтения;
DS - сигнал стробирования данных; A - сигналы выбора адреса ячейки (так как
отдельные биты в шине адреса могут принимать разные значения, то показаны пути
перехода как в единичное, так и в нулевое состояние); DI - входная информация,
предназначенная для записи в ячейку ОЗУ, расположенную по адресу A1; DO -
выходная информация, считанная из ячейки ОЗУ, расположенной по адресу A2.
Рисунок 5.13
- Схема ОЗУ, построенного на нескольких микросхемах памяти
Рисунок 5.14
- Временная диаграмма обращения к ОЗУ принятая для схем, совместимых со
стандартом фирмы INTEL
5.3
Динамические оперативные запоминающие устройства (ОЗУ)
Статические
оперативные запоминающие устройства позволяют обеспечивать хранение записанной
информации до тех пор, пока на микросхему подаётся питание. Однако запоминающая
ячейка статического ОЗУ занимает относительно большую площадь, поэтому для ОЗУ
большого объема в качестве запоминающей ячейки применяют конденсатор. Заряд на
этой ёмкости естественно с течением времени уменьшается, поэтому его необходимо
подзаряжать с периодом приблизительно 10 мс. Этот период называется периодом
регенерации. Подзарядка ёмкости производится при считывании ячейки памяти, поэтому
для регенерации информации достаточно просто считать регенерируемую ячейку
памяти.
Схема
запоминающего элемента динамического ОЗУ и его конструкция приведена на рисунке
5.16.
При
считывании заряда ёмкости необходимо учитывать, что ёмкость линии считывания
много больше емкости запоминающей ячейки. Графики изменения напряжения на линии
считывания при считывании информации из запоминающей ячейки без использования
схемы регенерации приведены на рисунке 5.17.
Первоначально
на линии записи/считывания присутствует половина питания микросхемы. Для
регенерации первоначального напряжения в схеме применяется RS триггер,
включенный между двумя линиями записи/считывания. Схема такого включения
приведена на рисунке 5.18.
Особенностью
динамических ОЗУ является мультиплексирование шины адреса. Адрес строки и адрес
столбца передаются поочередно. Адрес строки синхронизируется стробирующим
сигналом RAS# (Row Address strobe), а адрес столбца - CAS# (Column Address
Strobe). Мультиплексирование адресов позволяет уменьшить количество ножек
микросхем ОЗУ, что очень важно для микросхем с большим объёмом внутренней
памяти. Изображение микросхемы динамического ОЗУ приведено на рисунке 5.19, а
временные диаграммы обращения к такой микросхеме динамического ОЗУ на рисунке 5.20.
Приведенные
на рисунке 5.20 временные диаграммы обращения к динамическому ОЗУ предполагают
при обращении к ячейке памяти дважды выставлять на шине адреса код адреса
ячейки памяти ОЗУ (адрес строки и адрес столбца). Обычно обращение ведется к
данным, лежащим в соседних ячейках памяти, поэтому не обязательно при
считывании или записи каждый раз передавать адрес строки.
Рисунок 5.15
- Временная диаграмма обращения к ОЗУ принятая для схем, совместимых со
стандартом фирмы MOTOROLA
Рисунок 5.16
- Схема запоминающего элемента динамического ОЗУ и его конструкция
Рисунок 5.17
- Графики изменения напряжения на линии считывания при считывании информации с
запоминающей ячейки
Рисунок 5.18
- Схема регенерирующего каскада
Рисунок 5.19
- Изображение динамического ОЗУ на принципиальных схемах
Рисунок 5.20
- Временная диаграмма обращения к динамическому ОЗУ
Такой
режим обращения к динамическому ОЗУ называется быстрый страничный режим доступа
FPM (Fast Page Mode). Длина считываемого блока данных равна четырем словам. Для
того чтобы оценить время такого режима доступа к памяти время измеряют в тактах
системной шины процессора. В обычном режиме доступа к памяти время доступа
одинаково для всех слов. Поэтому цикл обращения к динамической памяти можно
записать как 5-5-5-5.
При
режиме быстрого страничного доступа цикл обращения к динамической памяти можно
записать как 5-3-3-3, то есть общее время доступа к памяти сокращается почти в
полтора раза. Временная диаграмма режима FPM приведена на рисунке 5.21.
Еще
одним способом увеличения быстродействия ОЗУ является применение EDO (Extended
Data Out – ОЗУ с расширенным выходом данных). В EDO ОЗУ усилители-регенераторы
не сбрасываются по окончанию строба CAS#, поэтому считывание данных происходит
быстрее. Для EDO ОЗУ цикл обращения к динамической памяти можно записать как
5-2-2-2.
Следующим
шагом в развитии схем динамического ОЗУ было применение в составе ОЗУ счетчика
столбцов. То есть при переходе адреса ячейки к следующему столбцу матрицы адрес
столбца инкрементируется автоматически. Такое ОЗУ получило название BEDO (ОЗУ с
пакетным доступом).
Для
уменьшения времени регенерации при считывании одной ячейки памяти в строке запоминающей матрицы регенерируется
вся строка.
В
синхронном ОЗУ (SDRAM) увеличение быстродействия получается за счет
применения конвейерной обработки сигнала. Как известно при использовании
конвейера можно разделить отдельные операции, такие как выборка строк, выборка
столбцов считывание ячеек памяти и производить эти операции одновременно. При
этом пока на выход передаётся считанная ранее информация, производится
дешифрация столбца для текущей ячейки памяти и производится дешифрация строки
для следующей ячейки памяти. Этот процесс иллюстрируется рисунком 5.22.
Из
этого рисунка видно что, несмотря на то, что при одиночном обращении к такой
схеме ОЗУ время доступа увеличивается, при считывании нескольких соседних ячеек
памяти общее быстродействие микросхем синхронного динамического ОЗУ
увеличивается.
Рисунок 5.21
- Временная диаграмма обращения к динамическому ОЗУ в режиме FPM
Рисунок 5.22
- Структурная схема конвейерной обработки данных